genRTL Docs
面向数字前端 / FPGA 的公开产品文档

公开产品文档

只覆盖用户可见工作流,不公开内部编排与私有实现细节。

English

开始使用

快速开始

最短路径是:先描述目标模块,再先做设计规划,确认方案后进入实现,最后基于编译或仿真证据迭代。

推荐的首次流程

首次使用建议从小而真实的模块开始,比如 UART 控制器、APB 从设备、FIFO wrapper、时序产生器。先用 Schem Mode 做设计规划,再确认模块边界、接口和验证目标,最后再进入 Agent Mode 生成实现。

  • 创建或打开一个工作区
  • 描述目标模块、接口与约束
  • 优先运行 Schem Mode
  • 审阅模块划分、端口、复位和验证意图
  • 切换到 Agent Mode 实现代码
  • 只有在拿到编译错误、assertion 结果或仿真日志后,再进入 Debug Mode

什么样的首个提示词更好

一个好的提示词至少要包含模块用途、接口、时钟/复位行为、吞吐假设、边界条件,以及希望怎么验证。例如:设计一个带可配置波特率分频器、复位行为清晰、并带 smoke testbench 的 APB 控制 UART TX。

接受结果前先审阅

把第一版输出当作候选方案,而不是最终真理。先审阅命名、接口边界、复位语义、状态转移和存储选择。如果此类模块应该优先复用成熟 CBB,就不要直接接受一次性重生成功能。

不要跳过审阅

即使生成结果看上去很像正确答案,也应先审阅端口、时序假设与验证意图,再继续下一步。