genRTL Docs
面向数字前端 / FPGA 的公开产品文档

公开产品文档

只覆盖用户可见工作流,不公开内部编排与私有实现细节。

English

核心工作流

Debug Mode

Debug Mode 适用于已经出现问题之后的修复场景。它最擅长利用编译诊断、仿真失败、断言结果或工作区中的精简证据来定位并修复问题。

最好的输入材料

越具体的证据,修复效果通常越好。错误信息、断言失败、出错附近的代码片段,以及一段简洁的“预期行为说明”,通常比一句“让它工作起来”更有效。

优先最小修复

好的修复应该是小而精确、便于审阅的。如果一次修复动了半个工程,风险通常会远高于针对根因的小改动。

不建议这样用

不要把 Debug Mode 当成架构设计的替代品。如果设计方案本身就错了,应回到 Schem Mode。也不要轻易要求它盲目重写成熟的复用模块,除非你非常确定那才是正确方向。